

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**



## PATENT ABSTRACTS OF JAPAN

(11) Publication number: **2000113025 A**(43) Date of publication of application: **21.04.00**

(51) Int. Cl.


**G06F 17/50  
H01L 21/82**(21) Application number: **10288314**(22) Date of filing: **09.10.98**(71) Applicant: **FUJITSU LTD**(72) Inventor: **ISHII YUJI  
KAWAGUCHI KUNIHIKO**(54) **HARD MACRO PREPARING METHOD,  
SEMICONDUCTOR CHIP DESIGNING METHOD,  
AND RECORDING MEDIUM**

COPYRIGHT: (C)2000,JPO

(57) Abstract:

**PROBLEM TO BE SOLVED:** To more simplify a design which uses a hard macro.

**SOLUTION:** The input/output AC characteristics of the hard macro are previously specified, delay cells 15 and 16 are respectively provided on the input side and output side in the hard macro, and the signal propagation delay time of delay cells 15 and 16 is determined so as to satisfy this specification. This specification is made to satisfy such condition not to generate any timing error at D flip-flops 11 and 22 at the time of commonly supplying a clock CLK to the D flip-flops 20 and 22 and a clock input terminal CK of a hard macro 10A by arranging the D flip-flops 20 and 22 outside the hard macro 10A, directly connecting a data output terminal Q of the D flip-flop 20 to a data input terminal DI of the hard macro 10A and directly connecting a data input terminal D of the D flip-flop 22 to a data output terminal DO of the hard macro 10A.



P-2114

(19)日本国特許庁 (J P) (12) 公開特許公報 (A)

(11)特許出願公開番号  
特開2000-113025  
(P2000-113025A)  
(43)公開日 平成12年4月21日(2000.4.21)

(51)Int.Cl.	識別記号	P I
G06F 17/50		G06F 15/00
H01L 21/82		H01L 21/82

審査請求 未請求 請求項の数16 O L (全 10 頁)


(21)出願番号	特願平10-288314	(71)出願人	00005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号 (72)発明者 石井 勇治 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 川口 邦彦 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (74)代理人 100092587 弁理士 松本 廣吉 Fターム(参考) 58046 A08 BA05 BA05 DA05 JA01 58064 BB19 EE47 EE54 HH12
(22)出願日	平成10年10月9日(1998.10.9)		

(54)【発明の名称】 ハードマクロ作成方法、半導体チップ設計方法及び記録媒体

(57)【要約】

【課題】ハードマクロを用いた設計をより簡便化する。  
【解決手段】ハードマクロ内の入力側及び出力側にそれぞれダイレイセル15及び16を備え、この規定を満たすようにダイレイセル15及び16の信号伝達遅延時間を定める。この規定は、ハードマクロ10の外部にDフリップフロップ20及び22を配置しDフリップフロップ20の入力側D1に接続し且つDフリップフロップ22のデータ入力側Dを直接ハードマクロ10のデータ出力側DOに接続しDフリップフロップ20及び22並びにハードマクロ10のクロック入力側CKへ共通にクロックC1Kを供給したときにDフリップフロップ11及び22においてタイミングエラーが生じないという条件を満たすようにする。

半導体チップ上に配置された図1のハードマクロ及びその関連の回路を示す概略図



【特許請求の範囲】

【請求項1】 データ入力端及びクロック入力端を備え、該データ入力端が、直接又は組合せ回路を介して内部同期型フリップフロップのデータ入力端に接続されているハードマクロの作成方法において、

該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ入力端に供給される信号のエッジ時点との時間間隔を規定しておく、

該規定を満たす場合に該内部同期型フリップフロップでタイミングエラーが生じないように該ハードマクロの該データ入力端と該内部同期型フリップフロップの該データ入力端との間にダイレイセルを接続する、ことを特徴とするハードマクロ作成方法、

【請求項2】 データ入力端及びクロック入力端を備え、該データ入力端が、直接又は組合せ回路を介して内部同期型フリップフロップのデータ入力端に接続されているハードマクロの作成方法において、

該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ入力端に供給される信号のエッジ時点との時間間隔を規定しておく、

該規定を満たす場合に該内部同期型フリップフロップでタイミングエラーが生じないように該ハードマクロの該クロック入力端にダイレイセルを接続する、ことを特徴とするハードマクロ作成方法、

【請求項3】 上記ハードマクロの外部に同期型フリップフロップを配置し該外部同期型フリップフロップのデータ出力端を直接該ハードマクロの該データ入力端に接続し該外部同期型フリップフロップ及び該ハードマクロのクロック入力端へ共通にクロックを供給したときに、上記タイミングエラーが生じないように上記時間間隔を定める、

ことを特徴とする請求項1又は2記載のハードマクロ作成方法、

【請求項4】 データ出力端及びクロック入力端を備え、該データ出力端が、直接又は組合せ回路を介して内部同期型フリップフロップのデータ出力端に接続されているハードマクロの作成方法において、

該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ出力端での信号のエッジ時点との時間間隔を規定しておく、

該規定を満たすように該ハードマクロの該データ出力端と該内部同期型フリップフロップの該データ出力端との間にダイレイセルを接続する、

【請求項5】 上記ハードマクロの外部に同期型フリップフロップを配置し該外部同期型フリップフロップのデータ入力端を直接該ハードマクロの該データ出力端に接

入力端に供給される信号のエッジ時点との第1時間間隔を規定しており、  
該規定を満たす場合に該内部第1同期型フリップフロップでタイミングエラーが生じないように該ハードマクロの該クロック入力端と該内部第1同期型フリップフロップの該クロック入力端との間に第1ディレイセルを接続し、

該ハードマクロの該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ出力端への信号のエッジ時点との第2時間間隔を規定しており、  
該規定を満たすように該内部第2同期型フリップフロップの該データ出力端と該ハードマクロの該データ出力端との間に第2ディレイセルを接続する、  
ことを特徴とするハードマクロ作成方法。

【請求項11】 上記ハードマクロの外部に第1及び第2同期型フリップフロップを配置し該外部第1同期型フリップフロップのデータ出力端を直接該ハードマクロのデータ出力端に接続し該外部第2同期型フリップフロップのデータ入力端を直接該ハードマクロのデータ出力端に接続し該外部第1及び第2同期型フリップフロップのデータ出力端へ共通にクロックを供給したときに、上記タイミングエラーが生じないように上記第1時間間隔を定め、且つ、該第2同期型フリップフロップにおいてタイミングエラーが生じないように上記第2時間間隔を定める、  
ことを特徴とする請求項9又は10記載のハードマクロ作成方法。

【請求項12】 上記第1及び第2ディレイセルとして遅延バッファゲートを有するものを用いることを特徴とする請求項9乃至11のいずれか一つに記載のハードマクロ作成方法。

【請求項13】 上記第1及び第2ディレイセルとして配線を用い、該配線の長さにより上記信号伝達遅延時間を定めることを特徴とする請求項9乃至11のいずれか一つに記載のハードマクロ作成方法。

【請求項14】 上記第1及び第2ディレイセルとして遅延バッファゲート及びこれに接続された配線を用い、該配線の長さにより上記信号伝達遅延時間を微調整することを特徴とする請求項9乃至11のいずれか一つに記載のハードマクロ作成方法。

【請求項15】 請求項1乃至14のいずれか一つに記載の方法で作成されたハードマクロを用いて半導体チップ設計を行う、  
ことを特徴とする半導体チップ設計方法。

【請求項16】 請求項1乃至14のいずれか一つに記載の方法で作成されたハードマクロの構成を表すデータが記録されていることを特徴とする記録媒体。

・【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、半導体チップ設計で用いられるハードマクロの作成方法、この方法で作成されたハードマクロを用いる半導体チップ設計方法及び該ハードマクロの構成を表すデータを記録されている記録媒体に関する。

【0002】

【従来の技術】 ハードマクロは、所望の機能を有し最速設計が行われ固定されたマスクパターンを備えた回路モジュールであり、記憶装置内のセルライブラリに登録され、半導体チップ設計段階でそのまま部品として使用される。ユーザは、ハードマクロをセルライブラリ中の他のセルと同様に取り扱うことができ、ハードマクロを半導体チップ設計で採用することにより、半導体チップの論理設計、論理検証、回路合成及びレイアウト設計を簡略化することが可能となり、設計工数を大幅に削減することが期待できる。

【0003】 図7は、従来のハードマクロ10の良例を示す概略回路図である。

【0004】 ハードマクロ10のデータ入力端D1はDフリップフロップ11のデータ入力端Dに接続され、ハードマクロ10のクロック入力端CKはバッファゲート12を介してDフリップフロップ11のクロック入力端CKに接続されている。ハードマクロ10のデータ出力端DOはDフリップフロップ13のデータ出力端Qに接続され、Dフリップフロップ13のクロック入力端CKはハードマクロ10のクロック入力端CKに接続されている。Dフリップフロップ11と13との間には、ハードマクロ10が所望の機能を実現するための回路14が接続されている。回路14は、クロックC1.Kに同期し又は同期せずに動作する。

【0005】 図8は、このハードマクロ10を用いて半導体チップC.P.O上に設計された回路の一部を示す図である。

【0006】 ハードマクロ10の内部では既にタイミング調整が行われている。しかし、ハードマクロ10を作成する段階ではハードマクロ10にどのような回路が接続されるか不明である。そこで、半導体チップ設計においてハードマクロ10を採用した場合には、ハードマクロ10とその外部回路との間でタイミング調整を行う必要がある。

【0007】 図8では、このタイミング調整のために、Dフリップフロップ20のデータ出力端Qとハードマクロ10のデータ入力端D1との間にディレイセル21が接続され、ハードマクロ10のデータ出力端DOとDフリップフロップ22のデータ入力端Dとの間にディレイセル23が接続されている。ハードマクロ10、Dフリップフロップ20及び22のクロック入力端CKには、クロックC1.Kが共通に供給されている。

【0008】

【発明が解決しようとする課題】 従来のハードマクロ1

0は、外部A.C特性につき明確な規定を設けて設計されていないので、このようなハードマクロ10を用いて設計すると、チップレイアウト設計後のタイミングマージンチェックにおいて、ハードマクロ10の入出力付近でタイミングエラーが発生する可能性が高かった。このため、レイアウト設計後にディレイセルの挿入や削除を行うことでこのタイミングエラーを無くする作業が発生し、設計時間が長くなる原因となっていた。

【0009】 本発明の目的は、このような問題点を鑑み、ハードマクロを用いた設計をより簡便化することが可能なハードマクロ作成方法、半導体チップ設計方法及び記録媒体を提供することにある。

【0010】

【課題を解決するための手段及びその作用効果】 請求項1では、データ入力端及びクロック入力端を備え、該データ入力端が、直接又は組合せ回路を介して内部同期型フリップフロップのデータ入力端に接続されているハードマクロの作成方法において、該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ入力端に供給される信号のエッジ時点との時間間隔を規定しており、該規定を満たすように該内部同期型フリップフロップでタイミングエラーが生じないように該ハードマクロの該データ入力端と該内部同期型フリップフロップの該データ入力端との間にディレイセルを接続する。

【0011】 この方法で作成されたハードマクロを用いてユーザが半導体チップ設計を行うことにより、ハードマクロのデータ入力端と外部回路との間に、ディレイセルを挿入する必要があるより又は所定の遅延時間を持つたディレイセルを挿入すればよく、設計が簡略化されるというハードマクロ使用の利点が高められ、設計期間をより短縮することが可能となる。

【0012】 請求項2では、データ入力端及びクロック入力端を備え、該データ入力端が、直接又は組合せ回路を介して内部同期型フリップフロップのデータ入力端に接続されているハードマクロの作成方法において、該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ入力端に供給される信号のエッジ時点との時間間隔を規定しており、該規定を満たす場合に該内部同期型フリップフロップでタイミングエラーが生じないように該ハードマクロの該クロック入力端にディレイセルを接続する。

【0013】 この方法で作成されたハードマクロを用いてユーザが半導体チップ設計を行うことにより、ハードマクロのデータ入力端と外部回路との間に、ディレイセルを挿入する必要があるより又は所定の遅延時間を持つたディレイセルを挿入すればよく、設計が簡略化されるというハードマクロ使用の利点が高められ、設計期間をより短縮することが可能となる。

【0014】 請求項3のハードマクロ作成方法では、請

求項1又は2において、上記ハードマクロの外部に同期型フリップフロップを配置し該外部同期型フリップフロップのデータ出力端を直接該ハードマクロの該データ入力端に接続し該外部同期型フリップフロップ及び該ハードマクロのクロック入力端へ共通にクロックを供給したときに、上記タイミングエラーが生じないように上記時間間隔を定める。

【0015】 この方法で作成されたハードマクロを用いてユーザが半導体チップ設計を行うことにより、ハードマクロのデータ入力端と外部回路との間にディレイセルを挿入する必要があるより又は所定の遅延時間を持つたディレイセルを挿入すればよく、設計が簡略化されるというハードマクロ使用の利点が高められ、設計期間をより短縮することが可能となる。

【0016】 請求項4では、データ出力端及びクロック入力端を備え、該データ出力端が、直接又は組合せ回路を介して内部同期型フリップフロップのデータ出力端に接続されているハードマクロの作成方法において、該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ出力端の信号のエッジ時点との時間間隔を規定しており、該規定を満たすように該ハードマクロの該データ出力端と該内部同期型フリップフロップの該データ出力端との間にディレイセルを接続する。

【0017】 この方法で作成されたハードマクロを用いてユーザが半導体チップ設計を行うことにより、ハードマクロのデータ出力端と外部回路との間に、ディレイセルを挿入する必要があるより又は所定の遅延時間を持つたディレイセルを挿入すればよく、設計が簡略化されるというハードマクロ使用の利点が高められ、設計期間をより短縮することが可能となる。

【0018】 請求項5のハードマクロ作成方法では、請求項4において、上記ハードマクロの外部に同期型フリップフロップを配置し該外部同期型フリップフロップのデータ入力端を直接該ハードマクロの該データ出力端に接続し該外部同期型フリップフロップ及び該ハードマクロのクロック入力端へ共通にクロックを供給したときに、該外部同期型フリップフロップでタイミングエラーが生じないように上記時間間隔を定める。

【0019】 この方法で作成されたハードマクロを用いてユーザが半導体チップ設計を行うことにより、ハードマクロのデータ出力端と外部回路との間にディレイセルを挿入する必要があるより又は所定の遅延時間を持つたディレイセルを挿入すればよく、設計が簡略化されるというハードマクロ使用の利点が高められ、設計期間をより短縮することが可能となる。

【0020】 請求項6のハードマクロ作成方法では、請求項1乃至5のいずれか一つにおいて、上記ディレイセルとして遅延バッファゲートを有するものを用いる。

【0021】 請求項7のハードマクロ作成方法では、請求項1乃至5のいずれか一つにおいて、上記ディレイセルとして配線を用い、該配線の長さにより上記信号伝達

遅延時間を定める。

【0022】このハードマクロ作成方法によれば、配線長を調整することにより、タイミングマージンが大きくなるようにディレイセルの遅延時間を微調整することが可能となる。

【10023】請求項8のハードマクロ作成方法では、請求項1乃至5のいずれか一つにおいて、上記ディレイセメントとして遅延ファングゲート及びこれに接続された配線を用い、該配線の長さにより上記信号伝搬遅延時間を微調整する。

【0024】このハードマクロ作成方法によれば、比較的短い配線の長さを調整することにより、タイミングマージンが大きくなるようにディレイセルの遅延時間を微調整することが可能となる。

【0025】請求項9では、データ入力端、データ出力端及びクロック入力端を備え、該データ入力端が、直接又は第1組合同様部を介して内部第1同期型フリップフロップのデータ入力端に接続され、該データ出力端が、直接又は第2組合同様部を介して内部第2同期型フリップフロップのデータ出力端に接続されているハードマクロの作成方法において、該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ入力端に供給される信号のエッジ時点との第1時間間隔を規定しており、該規定を満たす場合その内部第1同期型フリップフロップの該データ入力端が生じないように該ハードマクロの該データ入力端と該内部第1同期型フリップフロップの該データ入力端との間に第1ディレイセルを接続し、該ハードマクロの該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ出力端での信号のエッジ時点との第2時間間隔を規定しており、該規定を満たすように該内部第2同期型フリップフロップの該データ出力端と該ハードマクロの該データ出力端との間に第2ディレイセルを接続する。

【0026】この方法で作成されたハードマクロを用いて、ユーザが半導体チップ設計を行うことにより、ハードマクロのデータの入出力期と外部回路との間に、ディレイセルを挿入する必要があるか、又は所定の遅延時間を付与する必要があるかを判定し、設計が簡略化されるというハードマクロ使用の利益が更に高められ、設計期間をより短縮することが可能となる。

【0027】請求項10では、データ入力端、データ出力端及びクロック入力端を備え、該データ入力端が、直列接続又は第1組合同路を介して内部第1同期型出力リップフロップのデータ入力端に接続され、該データ出力端が、直列又は第2組合同路を介して内部第2同期型出力リップフロップのデータ出力端に接続されているハードウェアロジックの構成方法において、該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードウェアロジックの該データ入力端に供給される信号

のエッジ時点との第1時間間隔を規定しておき、該規定を満たす場合に該内第部第1同型フリップフロップでタイミングエラーが生じないように該ハードマクロの該クロック入力端と該内第部第1同型フリップフロップの該クロック入力端との間に第1デレイセルを接続し、該ハードマクロの該クロック入力端に供給される信号のアクティブエッジ時点と、該時点に対応した、該ハードマクロの該データ出力端での信号のエッジ時点との第2時間間隔を規定しておき、該規定を満たすように該内第部第2同型フリップフロップの該データ出力端と該ハードマクロの該データ出力端との間に第2デレイセルを接続する。

【0028】この方法で形成されたハードマクロを用いてユーザが半導体チップ設計を行うことにより、ハードマクロのデータ入出力端子が巡回路との間に、ディレイセルを挿入する必要があるなり又は所定の遅延時間を持ったディレイセルを挿入するなりにより、設計が簡略化されるというハードマクロ毎の利点が高められ、設計期間をより短縮することが可能となる。

【0029】請求項11のハードマクロ作成方法では、請求項9又は10において、上記ハードマクロの外部に第1同型型フリップフロップを配置し該外部第1同型型フリップフロップのデータ出力端を直接該ハードマクロの該データ入力端に接続し該外部第2同型型フリップフロップのデータ入力端を直接該ハードマクロの該データ出力端に接続し該外部第1及び第2同型型フリップフロップ並びに該ハードマクロのクロック入力端へ共通にクロックを供給したときに、上記タイミングエラーが生じないように上記第1時間間隔を定め、且つ、該第2同型型フリップフロップにおいて上記タイミングエラーが生じないように上記第2時間間隔を定める。

【0030】この方法で作成されたハードマクロを用いてユーザが半導体チップ設計を行うことにより、ハードマクロのデータ入出力端と外部回路との間にディレイを挿入する必要がなくなり、設計が簡略化されるという。このようにハードマクロ使用の利点により、格高められ、設計期間をより短縮することが可能となる。

【0031】請求項12のハードウェア構成方法では、請求項9乃至11のいずれか1つにおいて、上記第1及び第2ディレイセルとして遅延バッファゲートを有するものを用いる。

【0032】請求項13のハードマクロ作成方法では、請求項9乃至11のいずれか一つにおいて、上記第1及び第2ディレイセルとして配線を用い、該配線の長さにより上記信号伝播遅延時間を定める。

【0033】請求項14のハードウェア構成方法では、請求項9乃至11のいずれか一つにおいて、上記第1及び第2ディレイセルとして遅延バッファゲート及びこれに接続された配線を用い、該配線の長さにより上記信号伝播遅延時間を微調整する。

【0034】請求項15の半導体チップ設計方法では、請求項1乃至14のいずれか一つに記載の方法で作成されたハードマクロを用いて半導体チップ設計を行う。

【0035】請求項16の記録媒体では、請求項1乃至14のいずれか一つに記載の方法で作成されたハードウェアの構成をオプティカルデータが記録されている。

100361

【発明の実施の形態】以下、図面に基づいて本発明の実施形態を説明する。

【0037】第二実施形態図1は、ハードマクロ10Aの概略構成を示す同図である。図7と同様に構成要素には、同一符号を付している。

【0038】ハードマクロ10Aでは、そのデータ入力端子D1とフリップフロップ11のデータ入力端との間にディレイセル15が接続され、ハードマクロ10Aのデータ出力端D0とフリップフロップ13のデータのデータ出力Q0との間にディレイセル16が接続されている。他の点は、図7のハードマクロ10と同一である。

【0039】ハードマクロ10Aの入出力AC特性を予め規定しておく、すなわち、ハードマクロ10のクロック入力端CKに供給されるクロックのアクティブエッジと、時刻点（本実施形態では上がり時点）と、これに対応した、データ入力端D0の信号のエッジ時点との時間間隔（図3（B）中のTA）を予め規定しておく。例えば、この時間間隔を、クロック周期に対して小さな所定値、具体的には0に規定しておく。同様に、ハードマクロ10のクロック入力端CKに供給されるクロックのアクティブエッジ時点と、これに対応した、データ出力端DOの信号のエッジ時点との時間間隔（図4（B）中のTB）を予め規定しておく。例えば、この時間間隔を、クロック周期が10nsの場合に3nsに規定しておく。

【0040】このハードマクロ10Aは、内部AC特性が保証された、仮レイアウト後の回路に対し、この規定を満たすディレイセル15及び16をエンジン・エアリング・チェンジ処理などにおいて挿入することにより作成される。

【0041】図2は、半導体チップCPI上に配置されたハードマクロ10A及びその付近の回路を示す概略図である。

【0042】上記規定が満たされる場合に、以下の条件が満たされるようにする。換言すれば、この条件が満たされるように上記時間間隔が規定される。

【0043】ハードマクロ10Aの外部にDフリップフロップ20を配置し、Dフリップフロップ20のデータ入力端Qとハードマクロ10Aのデータ入力端D1との間を配線で直結し、ハードマクロ10及びDフリップフロップ20のクロック入力端CKへ共通にクロックCLKを供給したときに、ハードマクロ10A内のDフリップフロップ1の入力においてタイムミスマッチが生じ

ないように、すなわち、Dブリップフロップ20のデータ出力端Qとハードクロック10Aのデータ入力端D1との間にニューザグがデレイセルを接続しなくてもタイムングエラーが生じないようにする。

【0044】図3(A)は、ディレイセル15の構成例及びその付近の回路を示す。このディレイセル15の遅延時間は、遅延バッファゲートの遅延特性和その接続状態数により定まる。

【0045】図3(B)は、ディレイセル15をこのように接続した場合にDフリップフロップ11のデータ入力端D及びクロック入力端CKに供給される信号D1及びC1、K1のタイミング並びにDフリップフロップ20

のデータ出力力強Qでの信号D1Aを示しており、セツプアップタイムT Sの条件T S<T1及びホールドタイムT Hの条件T H<T2が満たされている。T S及びT Hは、製造プロセスのばらつきや温度変動などによってもタイミングエラがが生じないようには決定されている。(T1-T S)がセツプアップタイムのタイミングマージンであり、(T2-T H)がホールドタイムのタイミングマージンであり、両マージンの小さい方ができるだけ大きくなるようにした方が好ましい。

【0046】上記条件を満たすためのDリッププロット  
プ200のデータ出力強Qとハードマクロ10Aのデータ  
入力強D1との間の配線の抵抗及び寄生容量の範囲が予  
め定められており、ユーザはこれに基づいて設計を行  
う。

【0047】なお、上記時間間隔0は、Dフリップフロップ20の信号伝播時間及びDフリップフロップ20のデータ出力端Qからハードマクロ10のデータ入力端D1までの信号伝播時間を無視したことに相当する。


【0048】同様に、図2において、ハードディスク1010 Aの外部にDフリップフロップ222を配置しハードディスク1010 Aのデータ出力端D10とDフリップフロップ222のデータ入力端D1と間の電線を直結しハードディスク1010及びDフリップフロップ222のクロック入力端CKへ共通にクロックCLKを供給したときに、Dフリップフロップ222の入力においてタイミングエラーが生じないようする。すなわち、ハードディスク1010のデータ出力端D10とDフリップフロップ222のデータ入力端D1との間にユーザがディレイセルを接続しなくてもタイミングエラーが生じないようにする。

【0049】図4 (A) は、ディレイセル16の構成例及びその付近の回路を示す。このディレイセル16の遅延時間は、遅延バッファゲートの特性和その紙読込検出数により定まる。

【0050】図4（B）は、ディレイセル16をこのように接続した場合にDフリップフロップ22のデータ入力端D及びクロック入力端CKに供給される信号D2及びCLK2のタイミング並びにDフリップフロップ13のデータ出力端Qでの信号D2Aのタイミングを示して


【図4】

(A)は図2中の出力側デレイセルの構成例及びその近傍の回路を示す図であり、(B)は(A)の回路のタイミングチャート




【図5】

本発明の第2実施形態のハードウェアの構成例を示す回路図



【図6】

本発明の第3実施形態のハードウェアの構成例を示す回路図



【図8】

図7のハードウェアを用いて半導体チップ上に設計された回路の一部を示す図

